Hdl hardware description language6
Vhdl : Very high speed integrated circuit
Entity: name plate of design/ input and output ports / what type of ports they will be
Architecture: what or how my circuits is going to behave or function
Configuration: one entity, multiple architecture.
Package decloration
Package body
دقت در تعریف آخرین پورت با ):
شروع اسم entity با اتمامش یکی است.
اسم architecture با entity یکی است.
این علامت assign کردن است =>
:= variable
Bit 0,1
Std_logic مقادیر متفاوت